Mentor Graphics與TSMC攜手推出IC設計和簽核基礎架構

English
繁體中文

Mentor Graphics與TSMC攜手推出滿足 10 nm工藝要求的IC設計和簽核基礎架構

Mentor Graphics Corp.

2014-09-27 03:00 8826

English
繁體中文

俄勒岡州威爾遜維爾2014年9月27日電 /美通社/ -- Mentor Graphics公司（NASDAQ：MENT）今天宣布已經與TSMC開展 10 nm設計實現(xiàn)方面的合作。物理設計、分析、驗證和優(yōu)化工具都得到了改進，來滿足早期客戶的測試芯片和 IP設計啟動的10 nm FinFET 工藝要求?；A架構包括 Olympus-SoC? 數(shù)字設計系統(tǒng)、Analog FastSPICE (AFS?) 平臺（含 AFS Mega）以及 Calibre® 簽核解決方案。

Logo - http://photos.prnewswire.com/prnh/20140317/AQ83812LOGO

“TSMC和 Mentor正在進行廣泛的工程工作，使雙方客戶都能充分利用先進的工藝技術，”TSMC設計基礎架構營銷部高級總監(jiān)Suk Lee說，“每個新工藝節(jié)點都需要大量創(chuàng)新才能應對新的物理挑戰(zhàn)、提高客戶設計實現(xiàn)的準確度，同時提升性能并降低設計流程時間。”

Calibre提供布局模式的全著色(full-coloring)功能，可幫助設計者透過獨立于現(xiàn)有的設計整合環(huán)境之外的方式進行著色指定，以符合 10nm規(guī)則要求。針對客制化布局，Calibre RealTime 產品已進行改進，使用晶圓代工廠認證的Calibre signoff decks，和所有市場上領先的客制布局軟件連結實現(xiàn)互動的著色檢查。

Mentor 和 TSMC 還針對 10nm FinFET 設計改進了Calibre填充解決方案。Calibre YieldEnhancer的 SmartFill ECO功能支持“隨時填充”流程，以確保IP 和其他設計模塊能夠隨著設計進展準確地呈現(xiàn)。在部分設計被修改時，SmartFill ECO功能會重新填充僅受影響的部分，從而較大限度地降低設計流程時間。同樣，Calibre LVS也得到改進，能夠在諸如TSMC 10nm這樣的先進工藝節(jié)點上維持設計層次級別，以實現(xiàn)高效的布線后仿真。

兩家公司也攜手合作使Mentor® Olympus-SoC布局及繞線系統(tǒng)，完全符合 TSMC 10nm FinFET的規(guī)范。而為了符合10nm FinFET設計，在數(shù)據(jù)庫建立、組件擺放、時鐘樹合成、電阻電容抽取、優(yōu)化和繞線引擎方面都進行了顯著的進化升級。

為確保10nm FinFET 組件精確的電路仿真結果，Mentor與TSMC合作在Analog FastSPICE平臺（包含 Analog FastSPICE Mega）上驗證了 BSIM-CMG和TMI模型提供高速組件和電路仿真的適用性。Calibre xACT?電阻電容抽取產品和 Calibre nmLVS? 產品也支持全新的 10nm FinFET 模型。

9 月 30 日在美國圣荷西會議中心 (San Jose Convention Center) 舉行的 TSMC 開放創(chuàng)新平臺生態(tài)系統(tǒng)論壇 (Open Innovation Platform Ecosystem Forum) 將介紹 Mentor 與 TSMC 的設計實現(xiàn)合作帶來的客戶成功案例。有關詳細信息，請訪問 TSMC 網(wǎng)站 www.tsmc.com。

###

關于Mentor Graphics

Mentor Graphics公司是電子硬件和軟件設計解決方案(EDA)的全球領導者，為世界上較成功的通信、半導體，計算機，消費電子，汽車電子和國防軍工公司提供優(yōu)質產品、咨詢服務和支持, 可加快客戶電子及機械產品的研發(fā)速度，提高產品質量，增加成本效益。工程師可借助公司不斷推出的新產品及解決方案，應對日趨復雜的電路板及芯片設計領域面臨的挑戰(zhàn)。Mentor Graphics公司擁有業(yè)內最為豐富的頂級產品線，提供完整的SOC/IC/FPGA/PCB/SI設計工具和服務，并且是唯一一家擁有嵌入式軟件解決方案的EDA公司。公司成立于1981年，目前有超過70家分公司分布世界各地。